华中科技大学2005年博士研究生入学考试——集成电路原理与设计 ?@,EGY<
WIf.;B)L
第一篇MOS 逻辑集成电路 :M6v<Kg{;
`s T;\
MOS晶体管工作原理 aMhVO(+FW
1.1 MOS晶体管的结构特点和基本原理 q0VAkVHw4
v{ >3)$1
1.2 MOS晶体管的阀值电压分析 U?:P7YWy
2.niB>
1.3 MOS晶体管的电流方程 )^{}ov
8CZfz
!2
1.4 MOS瞬态特性 M['O`^
[m
0X kvd
MOS器件按比例缩小 >bf.T7wy
2.1 按比例缩小理论 F6[F~^9D
s%K( hk
2.2 高电场效应对按比例缩小器件性能的影响 ?QT6q]|d0+
.A<Hk1(-)
2.3 不能按比例缩小的参数的影响 %}9tU>?F#
OLb s~
>VA
2.4 VLSI发展的实际限制 r9_ ON|
>z\IO
CMOS IC工艺流程及电路中的寄生效应 p!YK~cH[
3.1 集成电路制作中几个基本工艺步骤 !2Nk
Deh3Dtg/k
3.2 CMOS IC 工艺流程 W7!gD
J#Hh4Kc
3.3 CMOS IC 中的寄生效应 V)<>W_g
R<&Euph
CMOS反相器和CMOS传输门 I
</P_:4G
4.1 CMOS反相器的直流特性 "i;.>
4<#ItQ(
4.2 CMOS 反相器的瞬态特性
F5Xb_&
X#&5?oq`
4.3 CMOS 反相器的功能 rV%68x9
k-|
g
4.4 CMOS反相器设计 7y|U!r"Y
7@;*e=v
4.5 CMOS和NMOS电路性能比较 A?lLK&*
kT@ITA22
4.6 CMOS传输门 $k\bP9
k2D*`\
D
CMOS静态逻辑电路设计 J=3{<Xl
5.1 静态CMOS逻辑门的构成特点
Pw<?Dw]m
x *I'Ar
5.2 CMOS与非门的分析 U7x
7p.8{zQ*
5.3 CMOS或非门的分析 7#E/Q~]'6
s9wzN6re
5.4 CMOS与非门与或非门的设计 MF"*xr v
arm_SyL0
5.5 组合逻辑电路的设计 s=jmvvs_V}
QlGK+I>y;
5.6 类NMOS电路 A5Jadz~
;
pBLmm*F
5.7 传输们逻辑电路 \7LL neq
F `:Q
5.8 CMOS差分CMOS逻辑系列 Sn-#Y(>]o0
0OHXg=
动态和时序逻辑电路设计 $=plAi
6.1 动态逻辑电路的特点 %DiQTg7V,
AJ/Hw>>$?m
6.2 预充—求值的动态CMOS电路 _K9PA[m5~
uN<=v&]q
6.3 多米诺(Domino)CMOS电路 /1LN\Eu
@TALZk'%
6.4 时钟CMOS(C2MOS) oqwW
j4i$2ZT'
6.5 无竞争(NORA)动态CMOS电路 DL,R~
Q I";[
6.6 CMOS触发器
ia\Gmh
h{mzYy}b
6.7 时序逻辑电路 $CB&>?~
bsu?Q'q
输入、输出缓冲器 |5;,]lbt
7.1 输入缓冲器 i}LQ}35@
&k) +]r
7.2 输入保护电路 -aJ(-Np$f
{
@KLN<
7.3 输出缓冲器 kVtP~
:c]y/lQmV
7.4 脱片输出驱动级的设计 3\ajnd|
uvl91~&G
7.5 三态输出和双向缓冲器 S3x^#83
PYQ
MOS存储器 d
>L8SL
8.1 DRAM ){GJgk|P
rs4:jS$)
8.2 SRAM # d"M(nt
kN 2mPD/
8.3 ROM和PLD hlyh8=Z6o
0e>?!Z
E
MOS IC的版图设计 Usht\<{
9.1 VLSI的设计方法 7y&